当摩尔定律逐渐逼近物理极限时，华为提出了一种全新的芯片性能预测理论——韬(τ)定律V2，为后摩尔时代的半导体发展指明了方向。
过去六十年，半导体产业始终依赖“几何缩微”来驱动进步。然而，随着制程进入7纳米及以下节点，纯粹的尺寸缩小带来的经济回报已趋于平缓。最先进节点的单晶体管成本不再下降，甚至出现反弹，极紫外光刻设备的折旧成本占据了晶圆制造成本的极大比例。在这一背景下，华为半导体业务部总裁何庭波于2026年7月3日在中国科学院科技论文预发布平台ChinaXiv上更新了署名论文《面向多层级电子系统的时间缩微理论》（业内称“韬定律”V2版），标志着该理论从最初的框架提出正式迈入工程实证阶段。
摩尔定律的终点，就是新范式的起点
从理论框架到工程实践
韬定律V2版本相较于5月发布的V1初稿，完成了三大核心升级。首先是理论体系的完整化，将原有零散论述整合为8章完整内容，逻辑分层更加清晰。其次是首次补充了量产实测数据，公开了麒麟2026与基准芯片的性能对比，验证了理论的可行性。最后是技术路径的具体化，新增了τ分层时空模型、LogicFolding逻辑折叠架构、键合界面截面、Unified Bus互连架构以及Hi-ONE光引擎等核心技术的原理示意图与实物剖面图，使得技术路径更具象且可追溯。
其中，LogicFolding（逻辑折叠）技术是V2版本重点阐释的工程落地成果。该技术通过将数字电路、模拟电路和存储电路划分到垂直堆叠的有源层上，并利用超精细键合进行连接，突破了传统3D堆叠仅能按功能块分层的局限。V2版本深度阐释了该技术中的“齿比”（gear ratio）概念：在混合键合间距接近顶层金属布线尺寸时，3D设计空间从传统的“宏块级离散优化”转向“单元级连续优化”，从而实现全局最优的垂直逻辑划分。
LogicFolding 逻辑折叠架构流程
在移动SoC领域的生产规模工程验证中，采用LogicFolding技术在固定器件节点上实现了55%的晶体管密度阶跃提升和41%的能效提升。这一数据不仅证明了在不依赖最先进光刻工艺的前提下，通过全栈协同创新依然可以持续提升芯片性能密度，也为整个半导体行业提供了一条可行的突围路径。
时间常数τ的量化意义
韬定律的核心主张是：不再以晶体管面积作为进步的主要度量标准，而是采用时间本身，将单一的特征时间常数τ（Time Constant）作为贯穿整个计算架构的统一优化目标。τ缩放被定义为继登纳德缩放定律之后，首个能够建立统一优化目标的技术准则。
如果把计算基础设施从微观到宏观剖解开，一套完整的计算基础设施大致可分为晶体管级、电路层级、芯片级以及系统/数据中心级。而一个任务的完成时间与每个层级的性能和表现都息息相关。在韬定律的评价体系中，时间常数τ在不同层级有着不同的物理含义：在最微观的底层，它可以是单个晶体管切换一次电信号所花的几皮秒（10⁻¹²秒）；在最中间的芯片层，它可以是处理器去缓存拿数据所花的几纳秒或微秒；在最宏观的顶层，它可以是整个AI数据中心协同处理完一个超大模型计算任务并做出响应所花的几秒钟。
过去，芯片产业链是一个“冷漠社区”。代工厂只管把晶体管做小，画电路图的只管布线，写代码的只管优化算法，大家语言不通。现在，τ定律强行把所有人拉到同一个账本前：无论做代工的、画电路的还是写代码的，最终考核指标只有一个——更快。这种跨层级的统一优化目标，使得原本属于单一维度的性能竞争，转变为全栈系统的协同进化。
在器件层面，通过优化晶体管和互连电阻及寄生电容，从物理底层最大限度缩微器件级时间常数τ；在电路层面，通过逻辑折叠技术显著缩短关键路径的走线长度；在芯片层面，基于实际工作负载实现指令流和数据流的细粒度控制；在系统层面，定义灵衢总线重构计算系统互联协议，实现超节点的统一内存编址和原生内存语义，大幅降低系统通信时延。
全链路压测，只为那几纳秒的极致追求
截至发稿时，该论文在ChinaXiv平台上的点击量已超过25.8万次，下载量接近4.9万次，显示出业界对这一理论的高度关注。从理论框架到工程闭环，韬定律V2不仅为华为自身的芯片设计提供了指导，更为后摩尔时代的全球半导体产业发展提供了一种全新的范式。
自20世纪60年代中期以来，半导体行业一直遵循着纳米尺寸不断缩小的演进路线。摩尔定律的核心逻辑是“几何缩微”，即通过缩小晶体管的物理尺寸来增加单位面积内的晶体管数量，从而在每18个月到24个月内实现计算性能翻倍、运行频率提升以及单逻辑门成本的下降。这种客观的产业规律不仅推动了技术的飞速进步，更构建起支撑整个现代计算体系发展的行业共识。然而，随着制程工艺迈入7纳米及以下节点，这一共识已不复存在。极紫外光刻设备逼近图形制备的物理极限，其高昂的设备折旧成本占据了晶圆制造成本的绝大部分，导致单晶体管成本的增长停滞甚至出现反弹。对于无法获取顶尖光刻设备的半导体企业而言，发展受限的问题显现得更早，整个产业面临的承压局面也更为严峻。
当物理极限成为天花板，单纯追求更小尺寸已无利可图
面对这一核心困境，华为半导体业务部总裁何庭波于2026年7月3日在中国科学院科技论文预发布平台ChinaXiv上更新了其署名论文《面向多层级电子系统的时间缩微理论》（业内通称“韬定律”V2）。相较于5月25日发布的V1版本，新版论文完成了从理论框架到工程实证的闭环。V2版本将原有零散论述整合为8章完整内容，深度阐释了核心技术“LogicFolding”（逻辑折叠）的齿比概念，并首次公开了量产实测数据表，明确给出了麒麟2026芯片的性能指标。这标志着“韬定律”正式从概念提出阶段进入工程实证阶段，确立了以系统时间常数τ（信号传输与响应延迟）为统一优化目标的后摩尔时代新范式。
摩尔定律演进路径对比
“韬定律”的本质是彻底改变半导体产业的优化坐标系。在过去，芯片产业链是一个相对“冷漠”的社区：代工厂专注于把晶体管做得更小，电路设计师专注于布线，软件工程师专注于编写代码，各方缺乏统一的沟通语言。而“韬定律”强行将产业链拉到同一个账本前，无论做代工的、画电路的还是写代码的，最终考核指标只有一个——更快。在这个追求更低任务完成时间的评价体系中，每一个层级的从业者都拥有了同样的任务：减少时间消耗。
这个时间常数“τ”在不同层级所表示的数字差异巨大，但物理意义一致。在最微观的底层，它代表单个晶体管切换一次电信号所花费的几皮秒（$10^{-12}$秒）；在中间的芯片层，它代表处理器去缓存拿数据所花费的几纳秒或微秒；而在最宏观的顶层，它代表整个AI数据中心协同处理完一个超大模型计算任务并做出响应所花费的几秒钟。τ缩放是继登纳德缩放定律之后，首个能够贯穿整个计算架构、建立统一优化目标的技术准则。它不再以晶体管面积作为进步的主要度量标准，而是采用时间本身，通过器件、电路、芯片、系统全栈协同创新，在不依赖最先进光刻工艺的前提下，持续提升芯片的性能密度与能效比。
全链路统一KPI：从皮秒到秒，一切为了更快
在工程落地方面，V2版本展示了极具说服力的两项生产规模验证成果。其一是在移动SoC领域，通过“LogicFolding”技术，将数字、模拟、存储电路划分到垂直堆叠的有源层上，用超精细键合连接起来。这种方法在混合键合间距接近顶层金属布线尺寸时，使3D设计空间从传统的“宏块级离散优化”转向“单元级连续优化”，实现了全局最优的垂直逻辑划分。实测数据显示，在固定器件节点下，该技术实现了55%的晶体管密度阶跃提升和41%的能效提升。其二是在AI系统领域，通过融合存储语义统一总线架构、封装近距高速光电互联接口与立体堆叠折叠技术的协同设计体系，构建了完整的软硬件芯技术栈。
这套多层级协同优化体系的具体实施路径非常清晰：在器件层面，通过优化晶体管和互连电阻及寄生电容，从物理底层最大限度缩微器件级时间常数τ；在电路层面，利用逻辑折叠突破传统平面布局的物理边界，显著缩短关键路径的走线长度并有效降低信号传播的电阻和电容负载；在芯片层面，基于实际工作负载实现指令流和数据流的细粒度控制，提高系统级并行度；在系统层面，定义灵衢总线重构计算系统互联协议，实现超节点的统一内存编址和原生内存语义，大幅降低系统通信时延。
韬定律V2多层级协同优化架构
华为坦言，尽管“韬定律”提供了清晰的突围路径，但业界仍需共同攻克重构三维架构EDA工具链及混合键合损耗等技术挑战。预计到2035年，基于该定律的协同设计体系可实现硬件集成度百倍以上增长。这场由时间常数驱动的半导体变革，正在重塑后摩尔时代的竞争规则。
过去数十年间，半导体行业赖以生存的“几何缩微”逻辑已走到尽头。在7纳米及以下节点，极紫外光刻设备不仅逼近了图形制备的物理极限，其高昂的设备折旧成本更使得单晶体管成本的下降曲线趋于平缓甚至反弹。对于无法获取顶尖光刻设备的半导体企业而言，单纯追求更小尺寸已无利可图，整个产业面临着前所未有的承压局面。
当物理极限成为天花板，单纯追求更小尺寸已无利可图
面对这一核心困境，传统的摩尔定律（Geometric Scaling）和登纳德缩放比例定律（Dennard Scaling）已无法指导未来的技术演进。摩尔定律的核心逻辑是“几何缩微”，即通过缩小晶体管的物理尺寸来增加单位面积内的晶体管数量，从而在每18个月到24个月内实现计算性能翻倍、运行频率提升以及单逻辑门成本的下降。然而，随着制程工艺迈入先进节点，这种客观的产业规律已不复存在。
在此背景下，华为半导体业务部总裁何庭波于2026年7月3日在中国科学院科技论文预发布平台ChinaXiv上更新了其署名论文《面向多层级电子系统的时间缩微理论》。相较于5月发布的V1版本，V2版补充了大量工程落地细节、实测量化数据与产品演进路线，进一步完善了以时间常数τ为核心的后摩尔时代缩放理论体系。
摩尔定律与韬定律的演进路径对比
传统Scaling Law的局限
传统Scaling Law的局限性在于其过度依赖单一维度的物理尺寸缩减。在过去，芯片产业链是一个“冷漠社区”。做代工的只管把晶体管做小，画电路图的只管布线，做软件系统的只管写代码，大家语言不通。而现在，在这套追求更低任务完成时间的评价体系中，每一个层级的从业者/部门，拥有了同样的任务：更快。
“韬定律”强行把产业链拉到同一个账本前：无论做代工的、画电路的还是写代码的，最终考核指标只有一个——更快。这个时间常数“τ”，在不同层级所表示的数字不一样。最微观的底层，它可以是单个晶体管切换一次电信号所花的几皮秒（10⁻¹² 秒）；在最中间的芯片层，它可以是处理器去缓存拿数据所花的几纳秒（10⁻⁹ 秒）或微秒（10⁻⁶ 秒）；在最宏观的顶层，它可以是整个 AI 数据中心协同处理完一个超大模型计算任务并做出响应所花的几秒钟（1 秒）。
韬定律V2的创新之处
韬定律V2的创新之处在于它不再以晶体管面积作为进步的主要度量标准，而是采用时间本身，将单一的特征时间常数τ作为贯穿整个计算架构的统一优化目标。其核心主张是：通过器件、电路、芯片、系统全栈协同创新，在不依赖最先进光刻工艺的前提下，持续提升芯片的性能密度与能效比。
在工程落地方面，V2版本深度阐释了核心技术“LogicFolding”的逻辑折叠架构。这是一种把数字、模拟、存储电路划分到垂直堆叠的有源层上，用超精细键合连起来的设计方法。在混合键合间距接近顶层金属布线尺寸时，3D设计空间从传统的“宏块级离散优化”转向“单元级连续优化”，可实现全局最优的垂直逻辑划分，突破了传统3D堆叠仅能按功能块分层的局限。
韬定律V2全栈协同优化体系
V2版还新增量产实测数据表，明确给出了Kirin2026的实测表现。在移动SoC领域，通过LogicFolding技术，在固定器件节点上实现了55%的晶体管密度阶跃提升和41%的能效提升。主频也回升至3.1 GHz。在AI系统领域，融合存储语义统一总线架构、封装近距高速光电互联接口与立体堆叠折叠技术的协同设计体系，预计到2035年可实现硬件集成度百倍以上增长。
τ缩放是继登纳德缩放定律之后，首个能够贯穿整个计算架构、建立统一优化目标的技术准则。它标志着该理论从框架提出阶段正式进入工程实证阶段，为后摩尔时代的半导体发展提供了可量化、可追溯、可落地的全新范式。
产业影响与未来展望
韬定律V2的发布，不仅是对华为自身技术路线的一次总结，更是向整个半导体产业抛出了一份“后摩尔时代”的行动指南。在过去六年中，基于韬定律，华为已成功设计并量产了381款芯片，广泛覆盖了千行百业的需求。然而，这条重塑竞争规则的道路依然布满荆棘。
华为坦言，业界仍需共同攻克重构三维架构EDA工具链及混合键合损耗等技术挑战。这一切仍有待整个产业链在未来透过集体工程实践来证明。但毫无疑问，韬定律V2已经为行业指明了一个清晰的方向：从盲目追求几何尺寸的最小化，转向对系统时间常数的极致优化。这不仅是技术的胜利，更是工程哲学的升维。
这一段聊产业影响与未来展望，面试官开始看你工程感了
关于这个话题，面试官想听你落地过的经验
关于这个话题，面试官想听你落地过的经验
参考文献
- 华为半导体业务部总裁何庭波，《面向多层级电子系统的时间缩微理论》，ChinaXiv, 2026.
- 科技日报记者 崔爽，“韬定律”V2版正式发布, 2026.
- 观察者网, 华为发布“韬定律”V2版！后摩尔时代路径再升级, 2026. [1] 何庭波发布“韬定律”V2版，τ缩放理论体系完成工程闭环_论文_晶体管_层面. https://www.sohu.com/a/1045818952_163278 [2] “韬定律”V2版正式发布. https://www.stdaily.com/web/gdxw/2026-07/05/content_542368.html [3] 华为“韬定律”V2版，正式发布！. https://zhuanlan.zhihu.com/p/2057486204493419432 [4] 华为发布V2版“韬定律”论文 补入大量工程细节和实测数据. https://global.hk01.com/%E5%8D%B3%E6%97%B6%E4%B8%AD%E5%9B%BD/60366656/%E5%8D%8E%E4%B8%BA%E5%8F%91%E5%B8%83v2%E7%89%88-%E9%9F%AC%E5%AE%9A%E5%BE%8B-%E8%AE%BA%E6%96%87-%E8%A1%A5%E5%85%A5%E5%A4%A7%E9%87%8F%E5%B7%A5%E7%A8%8B%E7%BB%86%E8%8A%82%E5%92%8C%E5%AE%9E%E6%B5%8B%E6%95%B0%E6%8D%AE [5] 华为发布“韬定律”V2版！后摩尔时代路径再升级｜人工智能早参_腾讯新闻. https://news.qq.com/rain/a/20260706A0315M00 [6] 更多工程落地细节、实测量化数据 华为发布“韬定律”V2版论文. https://www.stdaily.com/web/gdxw/2026-07/05/content_542426.html [7] 华为发布V2版韬定律论文：三大核心升级！_新浪财经_新浪网. https://finance.sina.com.cn/stock/t/2026-07-04/doc-inifrhty2281586.shtml?froms=ggmp [8] 没有先进光刻机也能突围高端芯片，华为发表的“韬(τ)定律”是什么？. https://www.binance.com/zh-CN/square/post/326858032059537
